鎧俠於 ESSCIRC 2022 展示 56-Gbps PAM4 收發器專用 false-lock-aware 鎖定技術

東京訊 - 全球記憶體解決方案領導廠商鎧俠株式會社於 9 月 22 日在 ESSCIRC 2022 (2022 年 IEEE 歐洲固態電路會議) 上，宣布開發了 56-Gbps PAM4 收發器專用 false-lock-aware 鎖定技術。

最近，PAM4 的一種多層級調變方法已取代傳統的 NRZ，開始用於傳輸速度與容量更高的網路基礎架構，例如資料中心。然而，使用 PAM4 時，偶爾會發生時脈回復失敗的情形，導致接收器效能因時脈訊號不正確而嚴重降低。

為了解決這項技術難題，鎧俠開發了 false-lock-aware 鎖定技術，以防止時脈回復失敗。鎧俠會將這種 false-lock-aware 鎖定技術應用到 MEC (行動邊緣運算) 伺服器的高頻寬大容量記憶體模組。

此開發是以新能源與工業技術開發組織 (NEDO) 委託的專案為基礎。

圖 1　使用 16nm-FinFET 技術的收發器晶片顯微照片。　©2022IEEE ^(*7)

隨著 5G (第 5 代行動通訊系統)、IoT 和其他技術廣泛應用，高速資料通訊的需求不斷增加。屬於 PAM4 ^(*1) 多層級調變方法之一的資料中心等網路內基礎架構，已開始使用這些方法取代傳統的 NRZ ^(*2) 來提高傳輸速度和容量。時脈訊號的速度是傳統 CDR ^(*4) 電路資料訊號調變速率 ^(*3) 的兩倍。然而，目前所用的鮑率 CDR 電路時脈速度與調變速率相同，可降低高速 CDR 的功耗。不幸的是，在 PAM4 接收器中使用鮑率 CDR 時，偶爾會發生時脈回復失敗的情形，導致接收器效能大幅降低。

為了解決這個問題，NEDO 和鎧俠共同開發了一種可修正時脈回復的技術。首先，讓比較器 ^(*5) 在 NRZ 模式下運作，以達到正確的時脈回復，之後比較器會更新為 PAM4 模式。56-Gbps PAM4 收發器 ^(*6) 採用 16-nm FinFET 技術製造 (圖 1)，這項開發的技術已經過製造收發器測量機制驗證。

在 9 月 22 日於義大利米蘭舉行的 2022 年IEEE 歐洲固態電路會議 (ESSCIRC 2022) 上，鎧俠發表了這項進展 ^(*7)。
 

在傳統的鮑率 CDR 電路中，資料 0 和 3 之間的特定轉換誤解為 PAM4 訊號的整個轉換，偶爾會導致時脈訊號遭鎖定在錯誤鎖定點 (圖 2)。

圖 2　鮑率 CDR 電路中的錯誤鎖定問題 ©2022 IEEE ^(*7)

NEDO 和鎧俠發現，在 NRZ 模式下操作比較器 ^(*6) 時，即使輸入 PAM4 訊號，時脈訊號也會鎖定在正確點。因此，在 NRZ 模式中使用比較器可以避免錯誤鎖定問題。比較器首先在 NRZ 模式下運作，然後調整並控制等化器、可變增益放大器和比較器的參數。接下來，時脈訊號即可從 PAM4 輸入訊號成功回復。之後，比較器會變更為 PAM4 模式，等化器和比較器的參數會再次最佳化，時脈訊號會經過正確調整 (圖 3)。

測量製造的接收器時，發射器會產生 56-Gbps PAM4 訊號，並透過外部纜線輸入接收器。只要使用建議的 false-lock-aware 鎖定技術，即使時脈訊號最初鎖定於錯誤鎖定點，也能正確接收 PAM4 訊號 (圖 4)。

圖 3　建議的 false-lock-aware 鎖定技術

圖 4　false-lock-aware 鎖定技術的測量結果 ©2022 IEEE ^(*7)

鎧俠預計將這項 false-lock-aware 鎖定技術應用於採用菊花鏈收發器的高頻寬大容量記憶體模組 ^(*8)。我們正在 NEDO 專案中發展這項計畫，致力實現低於 40 W 功耗、超過 5 TB 記憶體容量和超過 64 GB/s 的頻寬。

若使用這類記憶體模組進行 5G MEC 伺服器 ^(*9) 的大數據分析，IoT 等產業數位化將指日可待。